Changeset 8990

Show
Ignore:
Timestamp:
07/23/08 18:08:08
Author:
gnychis
Message:

making the timestamp clock inputs to the tx and rx buffers

Files:

Legend:

Unmodified
Added
Removed
Modified
Copied
Moved

  • gnuradio/branches/developers/gnychis/fpga/usrp/fpga/inband_lib/rx_buffer_inband.v

    r8430 r8990  
    22//`include "../../firmware/include/fpga_regs_standard.v" 
    33module rx_buffer_inband 
    4   ( input usbclk, 
     4  ( input timestamp_clock, 
     5    input usbclk, 
    56    input bus_reset, 
    67    input reset,  // DSP side reset (used here), do not reset registers 
    …… 
    5152        else 
    5253            read_count <= #1 RD ? read_count : 9'b0; 
    53         
    54         // Time counter 
    55         reg [31:0] timestamp_clock; 
    56         always @(posedge rxclk) 
    57                 if (clock_reset) 
    58                         timestamp_clock <= 0; 
    59                 else 
    60                         timestamp_clock <= timestamp_clock + 1; 
    6154      
    6255  // USB side fifo 

  • gnuradio/branches/developers/gnychis/fpga/usrp/fpga/inband_lib/tx_buffer_inband.v

    r8430 r8990  
    11module tx_buffer_inband 
    22  ( //System 
    3     input wire usbclk, input wire bus_reset, input wire reset, input wire clock_reset, 
     3    input wire timestamp_clock, input wire usbclk, input wire bus_reset, input wire reset, input wire clock_reset, 
    44    input wire [15:0] usbdata, output wire have_space, input wire [3:0] channels,  
    55    //output transmit signals 
    …… 
    2929     
    3030   /* These will eventually be external register */ 
    31    reg                  [31:0] timestamp_clock ; 
    3231   wire                 [7:0]  txstrobe_rate [NUM_CHAN-1:0] ; 
    3332   wire                         [31:0] rssi [3:0]; 
    …… 
    3736   assign rssi[3] = rssi_3; 
    3837    
    39    always @(posedge txclk) 
    40        if (clock_reset) 
    41            timestamp_clock <= 0; 
    42        else 
    43            timestamp_clock <= timestamp_clock + 1; 
    44  
    45  
    4638    /* Connections between tx_usb_fifo_reader and 
    4739       cnannel/command processing blocks */ 

  • gnuradio/branches/developers/gnychis/fpga/usrp/fpga/toplevel/usrp_inband_usb/usrp_inband_usb.v

    r8988 r8990  
    140140`ifdef TX_IN_BAND 
    141141        tx_buffer_inband tx_buffer 
    142      ( .usbclk(usbclk),.bus_reset(tx_bus_reset),.reset(tx_dsp_reset),.clock_reset(tx_dsp_reset), 
     142     ( .timestamp_clock(timestamp_clock),.usbclk(usbclk),.bus_reset(tx_bus_reset),.reset(tx_dsp_reset),.clock_reset(tx_dsp_reset), 
    143143       .usbdata(usbdata),.WR(WR),.have_space(have_space), 
    144144       .tx_underrun(tx_underrun),.channels({tx_numchan,1'b0}), 
    …… 
    266266   `ifdef RX_IN_BAND 
    267267   rx_buffer_inband rx_buffer 
    268      ( .usbclk(usbclk),.bus_reset(rx_bus_reset),.reset(rx_dsp_reset),.clock_reset(tx_dsp_reset), 
     268     ( .timestamp_clock(timestamp_clock),.usbclk(usbclk),.bus_reset(rx_bus_reset),.reset(rx_dsp_reset),.clock_reset(tx_dsp_reset), 
    269269       .reset_regs(rx_dsp_reset), 
    270270       .usbdata(usbdata_out),.RD(RD),.have_pkt_rdy(have_pkt_rdy),.rx_overrun(rx_overrun),